参照元†
- processor 構造体の ARM 版ページにて、
プロセッサごとの switch_mm の定義を補足しています。
- pgd_phys
- おそらく unsigned long
- スイッチ先のページテーブルの物理アドレス
- struct mm_struct *tsk
返り値†
/*
* cpu_arm926_switch_mm(pgd_phys, tsk)
*
* Set the translation table base pointer to be pgd_phys
*
* - pgd_phys - physical address of new TTB
*
* It is assumed that:
* - we are not using split page tables
*/
ENTRY(cpu_v6_switch_mm)
#ifdef CONFIG_MMU
mov r2, #0
ldr r1, [r1, #MM_CONTEXT_ID] @ get mm->context.id
- mov: r2 を 0 クリア
- ldr: r1(第二引数)は struct mm_struct へのポインタ、
(r1)->context.id の取得を行う。
orr r0, r0, #TTB_FLAGS
- ページテーブルのメモリ属性(キャッシュ可/不可、
ライトスルー/ライトバック)を指定する。
mcr p15, 0, r2, c7, c5, 6 @ flush BTAC/BTB
- CP15 c7(キャッシュ制御)に 0 を転送する。
- やりたいことは <crm, opcode_2> = <c5, 6> なので、
分岐先キャッシュ全体をフラッシュする。
- ARM DDI 0100HJ-00 ページ B6-21 にある、
表 B6-6「レジスタ7: キャッシュ制御と類似機能」を参照。
mcr p15, 0, r2, c7, c10, 4 @ drain write buffer
- CP15 c7(キャッシュ制御)に 0 を転送する。
- やりたいことは <crm, opcode_2> = <c10, 4> なので、
データ同期バリア。
以前はライトバッファドレインだった(コメントも古いままですね…)。
- ARM DDI 0100HJ-00 ページ B6-22 にある、
表 B6-6「レジスタ7: キャッシュ制御と類似機能(続き)」を参照。
mcr p15, 0, r0, c2, c0, 0 @ set TTB 0
- CP15 c2(VMSAv6、仮想メモリシステム制御)変換テーブルのベースレジスタに、
スイッチ先のコンテキストを転送する。
- やりたいことは <crm(無視される), opcode_2> = <c0, 0> なので、
変換テーブルベース 0(TTBR0)の設定。
- ARM DDI 0100HJ-00 ページ B4-41 にある、
B4.9.2「レジスタ2: 変換テーブルのベース」を参照。
mcr p15, 0, r1, c13, c0, 1 @ set context ID
- CP15 c13(VMSAv6、仮想メモリシステム制御)プロセス ID レジスタに、
スイッチ先のコンテキストを転送する。
- やりたいことは <crm(無視される), opcode_2> = <c0, 1> なので、
コンテキスト ID の設定。
- ARM DDI 0100HJ-00 ページ B4-52 にある、
B4.9.10「レジスタ13: プロセス ID」を参照。
#endif
mov pc, lr
コメント†